Zasnova strojne opreme in izvedba desnega menjalnika
Izvedba Verilog HDL vključuje dve različici: 8-bitno osnovno različico in 32-bitno izboljšano različico.
Osnovna različica uporablja stavek case za implementacijo izbire načina fiksnega premika.
Izboljšana različica doda vrata za nadzor dinamičnega premika in obravnava aritmetične premike v desno prek vezja za generiranje znakovnega bita.
Kombinacijska logična zasnova odpravlja potrebo po premikovnih registrih in neposredno rekonfigurira bitni vzorec prek izbirnika podatkov.
Preverjanje ravni -plošče uporablja razvojno okolje Quartus II s funkcionalnimi valovnimi oblikami, testiranimi na razvojni plošči Altera DE2.
Elementi sistemske integracije
Zasnova modelnega stroja zahteva razširitev nabora ukazov za podporo operacij prestavljanja. Tipična kodiranja ukazov vključujejo 4-bitno polje za izbiro načina. Ključna vprašanja, ki jih je treba obravnavati med integracijo sistema, vključujejo:
Časovna uskladitev krmilnih signalov z delovnimi cikli ALU
Mehanizem za reševanje sporov za zastavice statusnega registra
Zasnova podatkovnega obvoda v cevovodu navodil. V arhitekturi računalniškega sistema se ta komponenta programerju prikaže kot pregledna funkcija strojne opreme, pri čemer se podrobnosti o izvedbi obravnavajo na ravni mikroarhitekture.
